rss 
集成电路

    集成电路用字母IC表示。IC内最容易集成的是PN结,也能集成小于1000pF的电容,但不能集成电感和较大的组件,因此,IC对外要有许多引脚。将那些不能集成的元件连到引脚上,组成完整的电路。由于IC内部结构很复杂,在分析集成电路时,重点是IC的主要功能、输入、输出、供电及对外呈现出来的特性等,并把其看成一个功能模块,分析IC的引脚功能,外围组件的作用等。
    由于IC有许多引脚,外围组件又多,所以要判断IC的好坏比较困难,通常采用在线测量法、触摸法、观察法(损坏或大电流时,加电发烫、鼓包、变色及裂纹等)、按压法(观察数码电子产品工作情况,从而判断IC是否虚焊)、元件置换法和对照法等。
(01月29日) [查看全文]
    又称"记忆装置"。是微处理器中存放数据和各种程序的装置。是微处理器的一个重要组成部分,由存储单元集合体、地址寄存器、译码驱动电路。读出放大器以及时序控制电路等几部分组成。
(08/04/2007 10:27:31) [查看全文]
    薄膜集成电路是将整个电路的晶体管、二极管、电阻、电容和电感等元件以及它们之间的互连引线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜,并通过真空蒸发、溅射和电镀等工艺制成的集成电路。薄膜集成电路中的有源器件,即晶体管,有两种材料结构形式:一种是薄膜场效应硫化镉或硒化镉晶体管,另一种是薄膜热电子放大器。更多的实用化的薄膜集成电路采用混合工艺,即用薄膜技术在玻璃、微晶玻璃、镀釉和抛光氧化铝陶瓷基片上制备无源元件和电路元件间的连线,再将集成电路、晶体管、二极管等有源器件的芯片和不使用薄膜工艺制作的功率电阻、大容量的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式,就可以组装成一块完整的集成电路。
(06/05/2007 23:56:18) [查看全文]
(1) 晶体管+上拉电阻法
  就是一个双极型三极管或 MOSFET,C/D极接一个上拉电阻到正电源,输入电平很灵活,
输出电平大致就是正电源电平。
(2) OC/OD 器件+上拉电阻法
  跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。
(3) 74xHCT系列芯片升压 (3.3V→5V)
  凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。
  ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容(巧合),而 CMOS 的输
(05/17/2007 00:28:33) [查看全文]
基础篇
  编者记   青少年爱好者初涉电子技术领域,不妨先从最新颖的电子器件--音乐集成电路和语音集成电路入手,一开始就贴近新知识、新技术,从较高层次入门电子技术,由此走进异彩纷呈的电子世界大观园,亲身去体验和感悟电子科学的神奇与奥秘。如果说《小芯片大用处》那组文章是作者试图通过30个有趣的小电路,构筑成一架纷繁变幻的电子万花筒奉献给青少年朋友的话,那么《语音集成电路入门速成三部曲》,则是作者力求从基础知识、电路资料和实用范例等方面出发,让青少年爱好者在实践中初步学习并掌握一定的电子知识和技能,早日走入电子的世界。
  我们平常所看到和接触到的语音集成电路,其封装形式大部分如图1所示。图1(a)是双列直插式塑
(04/23/2007 18:50:48) [查看全文]
    利用固体内部电子运动原理制成的具有一定功能的电子器件。固体一般可分为绝缘体 、半导体和导体3类 。半导体的电学性能容易受各种环境因素如掺杂、光照等的控制,易于制成电子功能器件,因此绝大部分的固态电子器件是用半导体材料制成的,有时也称为半导体电子器件。半导体中可移动的带电粒子可为电子、空穴或离子。电子是带负电荷的粒子,空穴是带正电荷的准粒子,离子可带负或正电荷。离子导电的半导体在导电过程中伴有本身成分的化学变化,因而不宜作电子功能器件 。电子导电的半导体简称 N型半导体。空穴导电的半导体简称P型半导体 。锗 、硅半导体材料中掺入微量的磷、砷或锑就成为N型半导体 ;掺入微量的硼 、镓或铝 ,就成为P型半导体 。N型半导体和P型半导体连接起来就成为一
(02/23/2007 17:32:56) [查看全文]
    有机分子电子器件是利用能完成信息和能量的检测、转换、传输、存储与处理等功能的有机分子材料,在分子水平上设计和制作的具有特定功能的超微型器件。超大规模集成电路的发展已逼近物理极限和工艺极限,突破这种极限的出路之一是发展分子电子器件。由于已经发现和利用了一些有机和无机导电聚合物、生物聚合物、电荷转移盐和有机金属等分子材料的物理化学性质及电子特性,因而可研制出用于信息处理的新型元件,如分子导线、分子开关、分子整流器和分子存储器等,从而制造出分子计算机。
(02/23/2007 17:31:31) [查看全文]
    量子电子器件是根据量子效应设计并制作的器件。当半导体超晶格与量子阱微结构的尺寸小于电子的德布罗意波长(50纳米)时,电子的量子波动行为就会表现出来,此时可产生出各种量子效应,如量子尺寸效应、量子隧道效应和量子干涉效应等。除隧道二极管之外,已投入实用的是一种超导量子器件,即约瑟夫逊器件。其他种类的器件还有待进一步研究,如利用量子细线中的高电子迁移率效应制备超高速逻辑器件,利用超微细结构中的隧道效应制作多值逻辑器件,利用量子箱结构制作大容量存储器,利用相干电子波的干涉、衍射和反射现象设高速开关器件以及传感器件,利用有效状态密度的变化制作量子箱和量子点微结构激光器等。
(02/23/2007 17:28:44) [查看全文]
    集成电路是采用半导体制作工艺,在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件,并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。它在电路中用字母“IC”(也有用文字符号“N”等)表示。
   
(02/23/2007 12:38:15) [查看全文]
    从60年代初第一块集成电路(IC)问世起,IC中各元件之间的连线一直用着金属铝。IC的布线工艺由蒸铝和腐蚀铝(简称刻铝)工序完成。早期的铝线都做在同一平面上,称作单层连线。随着IC集成度的提高,走线越来越复杂,单层连线发展成多层连线,有的IC铝线有六七层之多。同层铝线之间及相邻各层铝线之间的电绝缘由介电常数为4的二氧化硅绝缘材料完成。以上这些是半导体界众所周知的事实。因此,当1997年12月,IBM,Motorola和TI(德克萨斯仪器)公司在华盛顿特区举行的国际电子器件会议上宣布他们将于1998年推出铜连线IC时,引起了不小的轰动,记者们纷纷采访有关公司的科学家和工程师,探询铜连线技术的优点、铜连线的制作工艺等详细情况。
(02/19/2007 00:46:08) [查看全文]
    双极集成电路是指以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。双极型集成电路主要以硅材料为衬底,在平面工艺基础上采用埋层工艺和隔离技术,以双极型晶体管为基础元件。
按功能可分为数字集成电路和模拟集成电路两类。在数字集成电路的发展过程中,曾出现了多种不同类型的电路形式,典型的双极型数字集成电路主要有晶体管-晶体管逻辑电路(TTL),发射极耦合逻辑电路(ECL),集成注入逻辑电路(I2L)。TTL电路形式发展较早,工艺比较成熟。ECL电路速度快,但功耗大。I2L电路速度较慢,但集成密度高。同金属——氧化物——半导体集成电路相比,双极型集成电路速度快,广泛地应用于模拟集成电路和数字集成
(02/19/2007 00:01:33) [查看全文]
双极-CMOS集成电路(BiCMOS)
双极-CMOS集成电路(BiCMOS)由双极型门电路和互补金属-氧化物——半导体(CMOS)门电路构成的集成电路。特点是将双极(Bipolar)工艺和CMOS工艺兼容,在同一芯片上以一定的电路形式将双极型电路和CMOS电路集成在一起,兼有高密度 、低功耗和高速大驱动能力等特点。
高性能BiCMOS电路于20世纪80年代初提出并实现,主要应用在高速静态存储器、高速门阵列以及其他高速数字电路中,还可以制造出性能优良的模/数混合电路,用于系统集成。有人预言,BiCMOS集成电路是继CMOS集成电路形式之后最现实的下一代高速集成电路形式。
(02/18/2007 23:23:15) [查看全文]
    击穿电压是指器件在发生击穿的区域内,在规定的试验电流条件下所测得的器件两端电压.它是击穿前能连续加在器件指定端的最高瞬间的电压值,是一种极限电压.超过这个电压,器件就要被击穿,如电容器内的介质将被击穿,晶体管的PN结就会受到破坏.而额定电压是器件长期工作时所能承受的电压,它比击穿电压要低.在晶体管的测试中,当反向电压增加到某一数值时,反向电流急剧增大,这种现象称为反向击穿。这时的反向电压称为反向击穿电压,不同结构、工艺和材料以及材料的电阻率制成的管子,其反向击穿电压值差异很大,可由1伏到几百伏,甚至高达数千伏.
    对PN结击穿进行研究,指出击穿机率q与电场强度E之间有如下关系:q∝6
(02/18/2007 23:15:34) [查看全文]
亚微米和深亚微米MOS器件
通常把0.8-0.35um称为亚微米,0.25um及其以下称为深亚微米,0.05um及其以下称为纳米级。深亚微米制造的关键技术主要包括紫外光刻技术、等离子体刻蚀技术、离子注入技术、同互连技术等。目前,国际上集成电路的主流生产工艺技术为0.18-0.25um,预计2006年主流加工技术将提高到0.lum,2012年将达到0.05um,进入纳米级。
深亚微米集成电路要求硅单晶材料向大直径和无(少)缺陷方向发展.对于已开始应用的300毫米硅单晶而言,磁场拉晶、计算机模拟、线切割、双面抛光等工艺成为大直径硅单晶研制的重要特征;利用晶体生长速率和固液界面的温度梯度的设计,硅单晶中的自间隙硅原子、空位以及相关的微缺陷可以被控制;通过
(02/18/2007 23:12:42) [查看全文]
SPICE器件模型
为了进行电路模拟,必须先建立元器件的模型,也就是对于电路模拟程序所支持的各种元器件,在模拟程序中必须有相应的数学模型来描述他们,即能用计算机进行运算的计算公式来表达他们。一个理想的元器件模型,应该既能正确反映元器件的电学特性又适于在计算机上进行数值求解。一般来讲,器件模型的精度越高,模型本身也就越复杂,所要求的模型参数个数也越多。这样计算时所占内存量增大,计算时间增加。而集成电路往往包含数量巨大的元器件,器件模型复杂度的少许增加就会使计算时间成倍延长。反之,如果模型过于粗糙,会导致分析结果不可靠。因此所用元器件模型的复杂程度要根据实际需要而定。
如果需要进行元器件的物理模型研究或进行单管设计,一般采用精度和复杂程度较高的模型,甚
(02/18/2007 23:05:40) [查看全文]
MOS/CMOS集成电路
MOS集成电路特点:制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单,集成度高、抗干扰能力强,特别适合于大规模集成电路。
MOS集成电路包括:NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路,即CMOS电路。
PMOS门电路与NMOS电路的原理完全相同,只是电源极性相反而已。
数字电路中MOS集成电路所使用的MOS管均为增强型管子,负载常用MOS管作为有源负载,这样不仅节省了硅片面积,而且简化了工艺利于大规模集成。常用的符号如图1所示。
(02/18/2007 22:24:51) [查看全文]
DMOS与CMOS器件结构类似,也有源、漏、栅等电极,但是漏端击穿电压高。 DMOS主要有两种类型,垂直双扩散金属氧化物半导体场效应管VDMOSFET( vertical double-diffused MOSFET)和横向双扩散金属氧化物半导体场效应管LDMOSFET(lateral double-dif fused MOSFET)。
DMOS器件是由成百上千的单一结构的DMOS 单元所组成的。这些单元的数目是根据一个芯片所需要的驱动能力所决定的,DMOS的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的LDMOS器件,其中一个最主要的考察参数是导通电阻,用R ds(on)表示。导通电阻是指在器件工作时,从漏到源的电阻。对于 LDMOS器件应
(02/18/2007 22:21:47) [查看全文]
摩尔定律
摩尔定律是由英特尔(Intel)创始人之一戈登•摩尔(Gordon Moore)提出来的。其内容为:集成电路上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍,而价格下降一半;或者说,每一美元所能买到的电脑性能,将每隔18个月翻两番。这一定律揭示了信息技术进步的速度。
1965年4月19日《电子学》杂志第114页发表了一篇仙童公司工程师摩尔撰写的题为“让集成电路填满更多的元件”的文章,文中预言半导体芯片上集成的晶体管和电阻数量将每年翻一番。
1975年,摩尔在IEEE的一次学术年会上提交了一篇论文,根据当时的实际情况对摩尔定律进行了修正,把“每年翻一番”改为“每两年翻一番”,而现在普遍流行的说
(02/18/2007 22:18:38) [查看全文]
   在声卡上往往可以找到一颗或者2颗甚至3颗4面有引脚的正方形芯片,面积一般为0.5-1.0平方厘米。这就是CODEC。CODEC就是多媒体数字信号编解码器,主要负责数字->模拟信号转换(DAC)和模拟->数字信号的转换(ADC)。不管是音频加速器好,还是I/O控制器好,他们输入输出的都是纯数字信号,我们要使用声卡上的Line Out插孔输出信号的话,信号就必须经过声卡上的CODEC的转换处理。可以说,声卡模拟输入输出的品质和CODEC的转换品质有着重大的关系,音频加速器或I/O控制器决定了声卡内部数字信号的质量,而CODEC则决定了模拟输入输出的好坏。
(02/17/2007 03:36:10) [查看全文]

什么是DSP?
声卡上往往可以找到一片大块头的芯片,这个一般就是DSP芯片,DSP就是digital signal processor,即数字信号处理器,各种各样的音效处理就全它他了。DSP不算很规范的称呼,真正用于正规的场合一般称为Audio Accelerator,
(02/17/2007 03:25:11) [查看全文]
(09/27/2006 10:12:12) [查看全文]
  晶圆,多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC就多,可降低成本;但要求材料技术和生产技术更高.
(08/31/2006 13:28:27) [查看全文]
  相对于其它类型的半导体技术而言,铁电存储器具有一些独一无二的特性。传统的主流半导体存储器可以分为两类--易失性和非易失性。易失性的存储器包括静态存储器SRAM(static random access memory)和动态存储器DRAM (dynamic random access memory)。 SRAM和DRAM在掉电的时候均会失去保存的数据。 RAM 类型的存储器易于使用、性能好,可是它们同样会在掉电的情况下会失去所保存的数据。
  非易失性存储器在掉电的情况下并不会丢失所存储的数据。然而所有的主流的非易失性存储器均源自于只读存储器(
(08/31/2006 13:26:51) [查看全文]
  翻译成汉语即“轨至轨”,指器件的输入输出电压范围可以达到电源电压。
传统的模拟集成器件,如运放、A/D、D/A等,其模拟引脚的电压范围一般都达不到电源,以运放为例,电源为+/-15V的运放,为确保性能(首先是不损坏,其次是不反相,最后是足够的共模抑制比),输入范围一般不要超过+/-10V,常温下也不要超过+/-12V;输出范围,负载RL>10kohm时一般只有+/-11V,小负载电阻(600ohm)时只能保证+/-10V。这对器件的应用带来很多不便。
rail-to-rail的器件,一般都是低压器件(+/-5V 或 single +5V),输入输出电压都能达到电源(输入甚至可以超过)。其原理上的秘诀便在于电流
(08/30/2006 01:01:23) [查看全文]
  本文介绍目前应用比较广泛的存储器。
  简称:Cache
  标准:Cache Memory
  中文:高速缓存
  高速缓存是随机存取内存(RAM)的一种,其存取速度要比一般RAM来得快。当中央处理器(CPU)处理数据时,它会先到高速缓存中寻找,如果数据因先前已经读取而暂存其中,就不需从内存中读取数据。由于CPU的运行速度通常比主存储器快,CPU若要连续存取内存的话,必须等待数个机器周期造成浪费。所以提供“高速缓存”的目的是适应CPU的读取速度。如Int
(08/29/2006 18:53:45) [查看全文]
  30多年来,电子工程师一直认为设计 "更小,更快,更廉"的电子器件的主要途径是半导体集成,而且朝着越来越精细方向发展的光刻工艺使集成度越来越高。但目前的情况表明,促使光刻工艺越来越精细有着与一些基本的物理学定律和经济学规律发生冲突的趋势。
  当我们进入亚微米时代,我们正在受到一些重要的物理学定律限制,它们将改变工程师在成本和性能之间所做的折中。在90年代大多数时间里,模拟电路设计工程师喜欢"沿用"数字电路的光刻工艺,但在90年代后期,情况开始发生变化。
  对于0.5μm以下的光刻工艺,允许的最大电源
(08/28/2006 22:21:42) [查看全文]
  我们通常所说的“芯片”是指集成电路,它是微电子技术的主要产品.所谓微电子是相对"强电"、"弱电"等概念而言,指它处理的电子信号极其微小.它是现代信息技术的基础,我们通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的。
我国的信息通讯、电子终端设备产品这些年来有长足发展,但以加工装配、组装工艺、应用工程见长,产品的核心技术自主开发的较少,这里所说的"核心技术"主要就是微电子技术.就好像我们盖房子的水平已经不错了,但是,盖房子所用的砖瓦还不能生产.要命的是,"砖瓦"还很贵.一般来说,"芯片"成本最能影响整机的成本。
  微电子技术涉及的行业很多,包括化工、光电技术、半导体材料、精
(08/28/2006 19:21:59) [查看全文]
    集成电路通常有扁平、双列直插、单列直插等几种封装形式。不论是哪种集成电路的外壳上都有供识别管脚排序定位(或称第一脚)的标记。对于扁平封装者,一般在器件正面的一端标上小圆点(或小圆圈、色点)作标记。塑封双列直插式集成电路的定位标记通常是弧形凹口、圆形凹坑或小圆圈。进口IC的标记花样更多,有色线、黑点、方形色环、双色环等等。图1(a)、(b)示出了数字集成电路采用扁平封装与双列直插式塑料封装常见的管脚定位标记。图1(c)是采用陶瓷封装的双列直插式数字集成电路,它采用金属片与色点双重标记。
 
(07/01/2006 15:22:40) [查看全文]
    1、BGA(ball grid array)
    球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。
    封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担
(06/25/2006 13:11:26) [查看全文]
超级电路芯片简称
(06/14/2006 04:07:26) [查看全文]
压频转换器
(06/03/2006 16:26:00) [查看全文]
OTP  一次性可编程ROM型芯片,
(02/12/2006 01:36:00) [查看全文]
    数字电路中的三态逻辑门,一般是指电路的输出端的状态可呈现三种输出阻态,或简称“三态输出”,这个状态通常用字母“Z”表示。
    三状态电路在使用时的两状态特性与普通电路相同,而在禁止时的“Z”状态特性则取决于三态门电路的漏电流大小。
(11/15/2005 22:08:00) [查看全文]
  在数字电路中,由于TTL电路、CMOS电路、ECL电路等,它们的逻辑电平不同,当这些电路相互联接时,一定要进行电平转换,使各电路都工作在各自允许的电压工作范围内。
(11/15/2005 22:08:00) [查看全文]
1/212>>GO
内容分类